ProVision記事一覧はこちら
過去何十年にも渡り半導体の微細化により、コンピューターの性能向上が図られてきました。その一方で集積度が高まる半導体から発せられる熱は年々増加し、従来の放熱方式では対応が難しくなっています。近年のコンピューターの目覚ましい性能向上は周知の通りで、その放熱は困難さを増しています。IBM東京基礎研究所では将来のコンピューティングを性能向上と電力削減の両面で支えることを目指し半導体のパッケージレベルで全く新しい放熱技術(従来のチップ上面からの放熱と有機基板側からの放熱とを併せた両面放熱技術)の開拓に取り組んでいます。本稿では両面放熱技術の具体例として2つの取り組みについて紹介していきます。
放熱の重要性
半導体の微細化（スケーリング）により同一面積に配置するトランジスターの数を増やすことでGPUやCPUというSystem on a Chip(以下、SoC)[1]の性能向上を果たしてきましたが、その前提となっているのは、半導体を微細化しても同一面積当たりの消費電力（発熱密度）は変化しないという法則（デナード則[2]）でした。このデナード則が2005年頃に漏れ電流に起因し破綻して以降、発熱密度は増加する傾向が続いています[3]。
放熱が良好に行えず半導体の温度が想定温度よりも高温となってしまった場合、様々な弊害が起こります。例えば、配線材料である銅の電気抵抗や絶縁体の誘電率・誘電正接は温度の関数であり、高温になるに従い上昇する傾向のため、高周波のシグナル伝送における損失や遅延を引き起こす可能性があります。また高温に伴う銅配線の抵抗上昇は消費電力の増大をもたらし、さらなる温度上昇を引き起こすという悪循環が連鎖する、いわゆる熱暴走を起こす可能性があります。
半導体パッケージとは
半導体と基板とを電気的に接続・封止し、放熱機構を付与する工程をパッケージングと呼んでいます。図1は、半導体の代表例のSoCを中央部に配置し、その両側にメモリーを搭載した半導体パッケージの例です。従来の半導体パッケージでは、パッケージの上面に搭載されたヒートスプレッダーやヒートシンクにより放熱を行ってきました。近年、演算能力をより向上するために、SoCとメモリーとを厚み方向に積層する、いわゆる3次元積層型の半導体パッケージが製品化されてきています(図2)[4]。この3次元積層パッケージではSoCとメモリーとがチップ面全体で接続され、さらに接続距離も短くなるため、広帯域幅かつ高速の通信が可能となります。一方、SoCとメモリーとが集積され単位体積あたりの発熱密度が上昇するため、放熱の要求はますます高くなります。このような現状の下、私たちは、これまで放熱用途に使用されてこなかった基板側からの放熱に着目し取り組みを開始しています。
図1 : 半導体パッケージの断面図
図2 : 3次元積層型の半導体パッケージ
基板側からの放熱（両面放熱技術）
従来の基板は電源供給やシグナル伝送のための銅配線が高密度に敷き詰められており、放熱部材を内蔵することは困難でした。また現在の基板の主流である有機基板の絶縁材料は熱伝導率が低いため、放熱の役割は期待できません。このような課題を解決し有機基板を放熱用途に使用するため、私たちは2つの技術を業界に提案しています。
1つ目は、水平方向に非常に高い熱伝導率を持つグラファイトシート（黒鉛シート）を薄く加工して、有機基板表層に内蔵する技術です[5]。薄化し、かつ表層に内蔵することで、有機基板内の高密度の銅配線の場所を奪うことなく、共存が可能となります。しかもチップに近い位置にグラファイトシートが配置されることで、チップの発熱を効果的に拡散することが期待されます。ただし、グラファイトシートは高熱伝導性と同時に高い電気伝導性を有するため、チップと基板との接続部とは絶縁をとる必要があります。今回私たちが提案したグラファイトシート内蔵有機基板では、この絶縁のための具体的な方法として、グラファイトシートへの貫通穴作成と貫通穴内壁への絶縁膜の塗布プロセスを示しており、メディアでも注目されています[6]。グラファイトの分子構造は図3の通りで、水平方向に炭素原子が共有結合しているため、前述の通り水平方向の熱伝導率は1500 – 1700 W/mKという非常に高い値です[7]。現在配線材料として一般的に使用されている銅の熱伝導率は398 W/mKですので、その約4倍程度の熱伝導率をもちます。
図3. グラファイトシート内蔵有機基板の断面イメージ図（従来の有機基板との比較）
私たちの提案している第2の構造は、電源供給のための銅配線の断面積を可能な限り拡大し熱伝導の役割も担わせるというものです（図4）。この構造では、有機基板内の銅配線をそのまま使用しますので、銅配線の場所を奪うことはありません。この電源供給と熱伝導の両方の役割をする銅配線をパワーインサートと呼んでいます。パワーインサートは2015年にIBMのチューリッヒ研究所のThomas Bruscwiler により提案された構造で[8]、近年の3次元積層パッケージの製品化が実現している背景の下[4]、東京基礎研究所にて再評価しています [9] 。このパワーインサートを有機基板外に引き出す際に、引き出し配線の中で極端に狭い断面積の箇所があると電気抵抗が大きくなる（ボトルネックとなる）という課題がありました。今回、引き出し配線をできるだけ均一な断面積となるように工夫することで、電気抵抗のボトルネックを解消し、実用化への道筋を示しました[9]。
図4. パワーインサート内蔵有機基板の断面イメージ図(従来の有機基板との比較)
私たちの提案している上記2つの有機基板側からの放熱を、従来の上面からの放熱と併せ両面放熱技術と呼んでいます。この両面放熱技術では、3次元積層パッケージの最下層に位置するSoCの温度を最大20%低減できる（正確には、SoC温度と周囲温度との差を最大20%低減できる）ことをシミュレーションにて確認しています。従来の放熱技術と比較し、両面放熱技術は120%の放熱性能を持つと言い換えることができます（図5）。
図5 : 基板側からの放熱を含んだ両面放熱技術のイメージ図
両面放熱技術の効果
今回、提案している上記2つの両面放熱技術の効果を整理すると次の通りとなります。
- 性能向上
SoCの上限温度が従来と同一の場合、単純計算では、SoCの駆動周波数を20%上昇できる可能性 があります。これは演算処理能力の20%上昇を意味します。また図2にも記載した通り、3次元積層パッケージは従来のパッケージよりもメモリーの面積分を削減できますので、モジュール、ラック、さらにはデータセンター自体の省スペース化への貢献も期待されます。
- 電力削減
両面放熱技術の効果を別の言い方で表現すると、従来と同じ演算処理を行う場合、放熱に必要な電力を約20%削減できる可能性があります。国際エネルギー機関（International Energy Agency (IEA) ）は2025年4月に報告書”Energy and AI”[10]を公表しました。この報告書によれば、全世界のデータセンターの電力消費量は、2030年までに約9,450億kWhと2024年の水準から倍増する見通しです[11]。私たちが提案している両面放熱技術は、今後のデータセンターの電力消費の増大の状況下で、その削減に重要な貢献をすることが期待されます。
まとめ
本稿で紹介した両面放熱技術では、本来の基板の役割である電気特性を損なうことなく放熱特性を上げ、さらには温度が変化した時に発生する熱応力の観点でも問題ない実用的なパッケージ構造や材料の探索が本質的なチャレンジです。弊社がもつMaterial Discovery[12]をはじめとした探索技術との連携も視野に入れ、今後さらなる取り組みを進めていきます。
IBMでは、今回ご紹介した半導体パッケージをはじめとするインフラストラクチャー、ハイブリッドクラウドのためのプラットフォーム、さらにはソフトウェア、サービスの各レーヤーまで一貫した取り組みを進めています。これらが一体となり、今後のコンピューティングを支えていきます。
参考文献
[1] IBM : Technology on the cutting edge : 半導体の未来を創るために 〜半導体人材を育成する新しいアプローチ(前編), https://community.ibm.com/community/user/japan/blogs/provision-ibm1/2025/08/03/vol101-005-computing
[2] https://www.ibm.com/history/bob-dennard
[3] Jaeil Baek, Kaladhar Radhakrishnan, Harish K. Krishnamurthy,Charles R. Sullivan "Vertical Stacked LEGO-PoL CPU Voltage Regulator,"IEEE Transactions on Power Electronics, vol. 37, no. 6, pp. 6305-6322, June 2022,https://ieeexplore.ieee.org/document/9650554
[4] https://www.amd.com/ja/products/processors/technologies/3d-v-cache.html
[5] K. Matsumoto, D. Oshima, H. Mori, A. Watanabe, R. Budd, T. Aoki, A. Horibe, and D. Edelstein, “Graphite sheet embedded in an organic flip-chip package for heat spreading, ” Proceedings of IEEE 75th Electronic Components and Technology Conference(ECTC), pp.467-472, (2025).,https://ieeexplore.ieee.org/document/11038136
[6] https://xtech.nikkei.com/atcl/nxt/column/18/03322/090700002/
[7] サーモグラフィティクス社ホームページ ; https://www.thermo-graphitics.com/service1.html
[8] Thomas Brunschwiler, Dominic Gschwend, Stephan Paredes, et al., "Embedded Power Insert Enabling Dual-Side Cooling of Microprocessors," 2015 Electronic Components & Technology Conference (ECTC), pp.833-838. , https://ieeexplore.ieee.org/document/7159689
[9] 松本圭司, 大島大輔, 森裕幸, 小原さゆり, 堀部晃啓, “フリップチップ・パッケージにおける有機基板内蔵パワー・インサート放熱構造のシミュレーションによる評価”,第31回「エレクトロニクスにおけるマイクロ接合・実装技術」シンポジウム, pp.47 – 52, (2025)., https://doi.org/10.5104/jiep.28.406
[10] IEA, Energy and AI, IEA, Paris https://www.iea.org/reports/energy-and-ai, (2025)
[11] 大野薫 : データセンターの電力消費量 2030年に日本超え,原子力産業新聞, https://www.jaif.or.jp/journal/oversea/27578.html , (2025)
[12] IBM Resarch, Materials Discovery, https://research.ibm.com/topics/materials-discovery, (2024)
ProVision記事一覧はこちらから
IBM、IBM ロゴは、米国やその他の国におけるInternational Business Machines Corporationの商標または登録商標です。他の製品名およびサービス名等は、それぞれIBMまたは各社の商標である場合があります。現時点でのIBMの商標リストについては、 https://www.ibm.com/legal/copyright-trademarkをご覧ください。
#Highlights#Highlights-home